Vertical MOS transistor prodn. - with reduced trench spacing, without parasitic bipolar

effects

Patent Assignee: SIEMENS AG

Inventors: HOFMANN F, OPPERMANN K, ROESNER W

Patent Family									
Patent Number	Kind	Date	<b>Application Number</b>	Kind	Date	Week	Туре		
DE 4300806	C1	19931223	DE 4300806	A	19930114	199351	В		
EP 609536	A2	19940810	EP 93120324	A	19931216	199431			
US 5385852	A	19950131	US 93163523	A	19931209	199511			
JP 7115192	A	19950502	JP 9413173	A	19940111	199526			
EP 609536	A3	19960814	EP 93120324	Α	19931216	199641			

Priority Applications (Number Kind Date): DE 4300806 A (19930114)

Cited Patents: No search report pub.; 4. journal ref.; JP 6232163; <u>US 4967245</u>; <u>US 5072266</u>

Patent Details								
Patent	Kind	Language	Page	Main IPC	Filing Notes			
DE 4300806	C1		8	H01L-021/336				
EP 609536	A2	G	9	H01L-021/336	•			
US 5385852	Α		10	H01L-021/265	•			
JP 7115192	Α		6	H01L-029/78				
EP 609536	A3			H01L-021/336				

## Abstract:

DE 4300806 C

Vertical MOS transistor prodn. process comprises.

- (a) forming doped drain (11), moat (3) and source (4) regions in vetical succession in a silicon substrate (1);
- (b) etching trenches (6), which separate the source (4) and moat (3), perpendicular to the substrate surface using a Si3N4 mask (5),
- (c) providing the trench surfaces with a gate dielectric and filling the trenches with doped polysilicon.
- (d) locally oxidising the upper portions of the trenches to produce insulation structures (8) which completely cover the polysilicon in each trench (6) and which project sideways from the trenches
- (e) removing the Si3N4 mask (5) and using the insulation structures (8) as etch mask for etching contact holes (9) down to the moat (3) between adjacent trenches (6); and
- (f) providing at least the surface of the contact holes (9) with a metallisation for contacting the source (4) and the moat (3).

ADVANTAGE - Avoids bipolar effects in the MOS transistor field, requires fewer masks, is esp. suitable for producing the source contact vertically in the device and provides source and moat contacting self-aligned to the Si3N4 mask so that the trench spacing and thus the area required per MOS cell is drastically reduced.


Dwg.6/9

## US 5385852 A

A vertical MOS transistor is mfd by: (a) forming doped regions for a drain, well and source in a vertical sequence in an Si substrate; (b) etching trenches that isolate the source and well perpendicularly relative to the substrate surface using an Si3N4 mask; (c) providing the surface of the trenches with a gate dielectric and filling the trenches with doped poly-Si; (d) producing insulation structures by local oxidn in upper regions of respective trenches using the Si3M4 mask as oxidn mask, each insulation structure completely covering the poly-Si in a respective trench and laterally projecting beyond the respective trench so that the insulation structures are partly arranged above portions of the source neighbouring respective trenches; (e) removing the Si3N4 mask; (f) etching via contact holes that extend into the well between neighbouring trenches and using the insulation structure as an etching mask; and (g) metallising at least a surface of the via contact holes for contacting the source and well.

ADVANTAGE - Bipolar effects are avoided, and one less mask is required.

Dwg.4/9



Derwent World Patents Index
© 2004 Derwent Information Ltd. All rights reserved.
Dialog® File Number 351 Accession Number 9713349

60282420 v1



- (19) BUNDESREPUBLIK DEUTSCHLAND
- <sup>®</sup> Patentschrift DE 43 00 806 C1
- (51) Int. Cl.5: H01 L 21/336 H 01 L 29/784



**PATENTAMT** 

- (21) Aktenzeichen:
- P 43 00 808.2-33
- ② Anmeldetag:
- 14. 1.93
- (3) Offenlegungstag:
- Veröffentlichungstag
  - der Patenterteilung: 23. 12. 93

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhöben werden

(73) Patentinhaber:

Siemens AG, 80333 München, DE


(72) Erfinder:

Oppermann, Klaus-Günter, Dipl.-Phys., 8150 Holzkirchen, DE; Hofmann, Franz, Dr., 8000 München, DE; Rösner, Wolfgang, Dr., 8000 München, DE

(56) Für die Beurteilung der Patentfähigkeit in Betracht gezogene Druckschriften:

IEEE El. Dev., Vol. ED-34, 1987, pp. 926-930; IEEE El. Dev., Vol. ED-36, 1989, pp. 1824-1829; IEEE El. Dev. Lett., Vol. 12, 1991, pp. 108-110;

- (54) Verfahren zur Herstellung von vertikalen MOS-Transistoren
- Zur Herstellung von vertikalen MOS-Transistoren werden in einem Substrat (1) dotierte Gebiete für Drain (11), Wanne (3) und Source (4) in vertikaler Reihenfolge gebildet. Senkrecht zur Oberfläche des Substrats (1) werden unter Verwendung einer Si<sub>3</sub>N<sub>4</sub>-Maske (5) Gräben (6) geätzt, die Source (4) und Wanne (3) durchtrennen, die mit dotiertem Polysilizium gefüllt werden und die im oberen Bereich durch lokale Oxidation selbstjustiert mit einer Isolationsstruktur (8) verschlossen werden. Die Isolationsstruktur (8) überragt die Gräben (6) seitlich. Unter Verwendung der Isolationsstruktur (8) als Ātzmaske werden zwischen benachbarten Gräben (6) Kontaktlöcher (9) bis in die Wanne (3) geöffnet, die mit einer Metallisierung zur Kontaktierung von Source (4) und Wanne (3) versehen werden.



## Beschreibung

Eine entscheidende Kenngröße von Leistungstransistoren ist der auf einer vorgegebenen Fläche FSi erreichbare Einschaltwiderstand RDS(on). Bei der Optimierung eines Bauelementes bezüglich Bauelementfläche und damit Kosten muß bei vorgegebenem Gesamtwiderstand des Bauelementes der spezifische Einschaltwiderstand RDS(on). FSi minimiert werden. Im Spannungsbereich unter 50 Volt, der insbesondere für Anwendungen in der Automobiltechnik von Bedeutung ist, läßt sich der spezifische Einschaltwiderstand durch Verkleinerung der Fläche der MOS-Zelle verringern.

Es ist bekannt (s. z. B. D. Ueda et al, IEEE Vol. ED-34, 1987, S. 926—930; H.-R. Chang et al, IEEE Vol. ED-36, 15 1989, S. 1824—1829; K. Shenai, IEEE Ed Lett. Vol. 12, 1991, S. 108—110), zur Verkleinerung des Flächenbedarfs der MOS-Zelle einen MOS-Transistor vertikal aufzubauen. Die dabei erreichbare Verringerung des Platzbedarfs hängt von der maximalen Strukturseinheit 20 ab, die bei Herstellversahren erzielbar ist.

In den verikalen MOS-Transistoren werden an der Oberfläche eines Siliziumsubstrats Sourcegebiete, die z. B. n-dotiert sind, und Wannengebiete, die z. B. p-dotiert sind mit einem ohmschen Kontakt miteinander verbunden. Der ohmsche Kontakt wird über eine Metallisierung an der Oberfläche realisiert. Die Gateelektrode wird in den vertikalen MOS-Transistoren in einem Graben angeordnet, der senkrecht zur Oberfläche des Substrats verläuft. Das Draingebiet wird unterhalb von 30

Sourcegebiet und Wanne im Substrat realisiert.

Aus D. Ueda et al, IEEE Vol. ED-34, 1987, S. 926-930 ist bekannt, in einem Verfahren zur Herstellung eines Leistungs-MOSFETs eine Siliziumscheibe zu verwenden, die z. B. n + dotiert ist und an deren Oberfläche eine 35 n-dotierte Epitaxieschicht erzeugt wurde. Durch Implantation über eine Maske wird in der Obersläche dieses Substrats eine p-dotierte Schicht gebildet, die die Wanne bildet. Durch Implantation unter Verwendung einer weiteren Maske werden in der Obersläche streifensormige Sourcegebiete, die n+-dotiert sind und die parallel zueinander verlaufen, erzeugt. Zwischen jeweils zwei benachbarten streisensörmigen Sourcegebieten verläuft an der Oberfläche des Substrats ein Teil der p-dotierten Wanne. Mit Hilfe einer Nitrid-Maske wer- 45 den senkrecht zum Verlauf der streifenförmigen Sourcegebiete rechteckige Gräben erzeugt, die bis in die n-dotierte Epitaxieschicht hineinreichen. Die Gräben sind ebenfalls in Form paralleler Streifen angeordnet, die einen rechten Winkel mit den Streifen der Sourcegebiete bilden. Die Gräben werden nach Herstellung eines Gatedielektrikums mit Polysilizium gefüllt. Das Polysilizium wird zurückgeätzt, wobei die Kontaktsläche für den MOS-Gate-Kontakt mit einer vierten Maske abgedeckt werden muß. Durch lokale Oxidation wird Polysilizium im oberen Bereich der Gräben zu SiO2 umgebildet. Nach Entfernen von einer zur Grabenätzung und zur lokalen Oxidation verwendeten Si3N4-Maske und Öffnung des Kontaktloches auf die MOS-Gate-Kontaktfläche wird eine Aluminium-Metallisierung aufgebracht, die die Sourcegebiete und die p-dotierten Wannengebiete kontaktiert.

Die an die Oberfläche des Substrats reichenden Teile der p-dotierten Wanne müssen eine Ausdehnung aufweisen, die mindestens der Mindestkontaktfläche entspricht. Dies gilt für die n-dotierten Source-Gebiete ebenso. Damit ist ein minimaler Platzbedarf an der Scheibenoberfläche verbunden. In den in dieser Weise an der Oberstäche des Substrats abwechselnd angeordneten n<sup>+</sup>-dotierten Sourcegebieten und p-dotierten Wannengebieten kann es darüber hinaus wegen der großen Abstände zu parasitären 5 Bipolaressekten kommen.

Der Erfindung liegt das Problem zugrunde, ein weiteres selbstjustiertes Verfahren zur Herstellung von vertikalen MOS-Transistoren anzugeben, mit dem Bipolarefekte in einem auf diese Weise hergestellten MOS-Transistorfeld vermieden werden und das darüber hinaus mit einer Maske weniger auskommt. Das Verfahren soll insbesondere geeignet sein, zusätzlich den Source-Kontakt

vertikal im Bauelement zu erzeugen.

Dieses Problem wird erfindungsgemäß gelöst durch ein Verfahren nach Anspruch 1. In dem erfindungsgemäßen Verfahren werden in einem Substrat aus Silizium in vertikaler Reihenfolge Gebiete für Drain, Wanne und Source gebildet. Unter Verwendung einer Si<sub>3</sub>N<sub>4</sub>-Maske werden, die durch ein abgeschiedenes Oxid verstärkt sein kann, im wesentlichen senkrecht zur Oberfläche des Substrats Gräben geätzt. Die Gräben werden in eine solche Tiefe geätzt, daß sie Source und Wanne durchtrennen. Die Oberfläche der Gräben wird mit einem Gatedielektrikum versehen. Die Gräben werden dann mit dotiertem Polysilizium aufgefüllt. Durch lokale Oxidation wird anschließend im oberen Bereich jedes Grabens eine Isolationsstruktur erzeugt, die das Polysilizium im jeweiligen Graben vollständig bedeckt und die den Graben seitlich überragt. Nach Entfernen der Si<sub>3</sub>N<sub>4</sub>-Maske wird unter Verwendung der Isolationsstruktur als Ätzmaske jeweils zwischen benachbarten Gräben ein Kontaktloch geätzt, das bis in die Wanne hineinreicht. Mindestens die Oberfläche der Kontaktlöcher wird zur Kontaktierung von Source und Wanne mit einer Metallisierung versehen.

Über die Dicke des entstehenden SiO<sub>2</sub> bei der lokalen Oxidation wird eingestellt, in welchem Ausmaß die Isolationsstruktur den Graben seitlich überragt. Über die Ätzzeit wird eingestellt, wie tief das Kontaktloch in die Wanne hinein reicht. Die Kontaktierung von Source und Wanne erfolgt daher selbstjustiert zur Si<sub>3</sub>N<sub>4</sub>-Maske. Damit kann der Abstand benachbarter Gräben und damit die pro MOS-Zelle benötigte Fläche drastisch re-

duziert werden.

Durch Verwendung einer Siliziumscheibe, die eine hohe Dotierstoffkonzentration aufweist und an deren Oberstäche eine Epitaxieschicht mit einer geringeren Dotierstoffkonzentration desselben Leitfähigkeitstyp angeordnet ist, können ein dotiertes Gebiet für die Wanne und für das Sourcegebiet durch Implantation durch ein und dieselbe Maske, die z. B. aus SiO<sub>2</sub> hergestellt wird, gebildet werden.

Vorzugsweise sind die Gräben Teil einer zusammenhängenden Grabenstruktur, in der im wesentlichen parallel zur Oberfläche des Substrats verlaufende Gräben mit quer dazu verlaufende Gräben rasterförmig angeordnet sind. In dieser Grabenstruktur werden viereckige Oberflächenelemente des Siliziumsubstrats definiert, die an allen vier Seiten von Grabenelementen begrenzt sind. Auf diese Weise werden MOS-Zellen gebildet, die auf allen vier Seiten selbstjustiert von der Gateelektrode und der an deren Oberfläche angeordneten Isolationsstruktur umgeben sind. Die Gräben sind alle miteinander verbunden, so daß die Gateelektrode über einen einzigen Kontakt anschließbar ist.

Zum Füllen der Gräben wird insbesondere ganzslächig eine leitfähige Polysiliziumschicht aufgebracht, die z. B. durch Ausdissusion aus einer dotierten Phosphor-

glasschicht dotiert wird. Anschließend wird die Polysiliziumschicht zurückgeätzt, wobei die Oberfläche der Si3N4-Maske freigelegt wird. Vor dem Rückätzen der Polysiliziumschicht ist es vorteilhaft, eine Maske zu erzeugen, die ein zusammenhängendes Flächenelement der Polysiliziumschicht abdeckt, das sich über mehrere benachbarte Gräben erstreckt. Beim Rückätzen der Polysiliziumschicht bleibt in diesem Bereich eine Polysiliziumfläche erhalten. Diese wird bei der lokalen Oxidation an der Oberfläche oxidiert. Auf diese Polysiliziumfläche 10 kann später ein Kontaktloch geöffnet werden, über das ein Kontakt zu der zusammenhängenden Gateelektrode gebildet wird. Dadurch kann der Kontakt zur Gateelektrode auch in Fällen, in denen die Grabenbreite und damit die Breite der Gateelektrode sehr gering ist, ohne 15 Schwierigkeiten hergestellt werden.

Es liegt im Rahmen der Erfindung, vor dem Aufbringen der Metallisierung in die Oberfläche der Kontaktlöcher Dotierstoff von demselben Leitfähigkeitstyp wie die Wanne einzubringen. Auf diese Weise wird der Kontaktlochimplantation zu einer Veränderung der Wannenstruktur. Damit kann der Ort der maximalen Feldstärke bei einem Avalanche-Durchbruch vom Graben, und damit dem Gatedielektrikum, weg in das Volumen hinein verschoben werden.

Dabei entstehen Gräben die Wanne 3 durchtrennet schicht 12 hineinreichen. I zur Oberfläche des Substruktwiderstand zur Wanne verbessert. Außerdem führt kiege Fläche, die von den vinieren.

Die Ätzung der Gräben zung mit HBr, He, O2, NF3. Volumen hinein verschoben werden.

Durch vollständiges Auffüllen der Kontaktlöcher mit der Metallisierung wird eine planare Struktur erzielt.

Es liegt im Rahmen der Erfindung, das Draingebiet durch ein tiefreichendes Anschlußgebiet von der Oberfläche des Substrats her zu kontaktieren. Dabei kann das Draingebiet sowohl die ursprüngliche Siliziumscheibe mit entsprechender Dotierung als auch eine vergrabene Schicht im Substrat sein. Diese Ausführungsform der Erfindung macht den nach dem Verfahren hergestellten MOS-Transistor integrierbar.

Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.

Im weiteren wird die Erfindung anhand der Figuren und eines Ausführungsbeispiels näher erläutert.

Fig. 1 zeigt die Herstellung einer Wanne unter Verwendung einer Maske.

Fig. 2 zeigt die Herstellung eines Sourcegebietes unter Verwendung derselben Maske.

Fig. 3 zeigt die Herstellung von Gräben unter Verwendung einer Si<sub>3</sub>N<sub>4</sub>-Maske.

Fig. 4 zeigt das Auffüllen der Gräben mit Polysilizium.

Fig. 5 zeigt die Herstellung von Isolationsstrukturen durch lokale Oxidation.

Fig. 6 zeigt die Herstellung von Kontaktlöchern unter Verwendung der Isolationsstruktur als Ätzmaske.

Fig. 7 zeigt die Öffnung eines Kontaktlochs zu der Gateelektrode.

Fig. 8 zeigt das Einbringen von Metallisierung in die 55 Kontaktlöcher.

Fig. 9 zeigt einen Ausschnitt aus einem Zellenfeld, das nach dem erfindungsgemäßen Verfahren hergestellt wurde.

Auf eine hochdotierte, z. B.  $n^+$ -dotierte Siliziumscheibe 11 wird eine z. B. 5  $\mu m$  dicke n-dotierte Epitaxieschicht 12 abgeschieden. Die Siliziumscheibe 11 weist eine Dotierstoffkonzentration von z. B.  $1 \times 10^{19}$  cm<sup>-3</sup>, die Epitaxieschicht 12 weist eine Dotierstoffkonzentration von z. B.  $10^{16}$  cm<sup>-3</sup> auf. Die Siliziumscheibe 11 und 65 die Epitaxieschicht 12 bilden gemeinsam ein Substrat 1 (s. Fig. 1).

Auf die Oberfläche des Substrats 1 wird eine z.B.

800 nm dicke SiO<sub>2</sub>-Schicht abgeschieden, die mit Hilfe einer ersten Fototechnik als Maske 2 strukturiert wird. Durch Implantation und Eintreiben von Bor unter Verwendung der Maske 2 als Implantationsmaske wird eine p-dotierte Wanne 3 gebildet. Anschließend wird unter Verwendung derselben Maske 2 als Implantationsmaske eine Arsenimplantation und ein weiterer Eintreibschritt durchgeführt. Dadurch wird ein Sourcegebiet 4 (s. Fig. 2) gebildet. Das Sourcegebiet 4 weist eine Dotierstoffkonzentration von z. B.  $C_3 = 1 \times 10^{20} \, \text{cm}^{-3}$  auf. Die Wanne 3 weist eine Dotierstoffkonzentration von  $C_4 = 5 \times 10^{16} \, \text{cm}^{-3}$  auf.

Anschließend wird ganzslächig eine Si<sub>3</sub>N<sub>4</sub>-Schicht abgeschieden und strukturiert, so daß eine Si<sub>3</sub>N<sub>4</sub>-Maske 5 entsteht (s. Fig. 3). Unter Verwendung der Si<sub>3</sub>N<sub>4</sub>-Maske 5 als Ätzmaske wird eine Grabenätzung durchgeführt. Dabei entstehen Gräben 6, die das Sourcegebiet 4 und die Wanne 3 durchtrennen und die bis in die Epitaxieschicht 12 hineinreichen. Die Gräben 6 bilden parallel zur Obersläche des Substrats 1 eine rasterförmige Grabenstruktur, in der z. B. jeweils vier Gräben eine vierekkige Fläche, die von den vier Gräben begrenzt ist, desinieren.

Die Ätzung der Gräben erfolgt z. B. durch Trockenätzung mit HBr, He, O<sub>2</sub>, NF<sub>3</sub>.

An der Oberfläche der Gräben wird z. B. durch Oxidation ein Gatedielektrikum aus SiO<sub>2</sub> hergestellt (nicht dargestellt).

Anschließend wird ganzflächig eine Polysiliziumschicht abgeschieden und dotiert. Die Dotierung erfolgt z. B. durch Ausdiffusion aus einer darüber abgeschiedenen dotierten Phosphorglasschicht.

Es wird eine Fotolackmaske (nicht dargestellt) gebildet, die z. B. zwei benachbarte Gräben und ein dazwischen angeordnetes, zusammenhängendes Polysiliziumgebiet abdeckt. Durch Trockenätzen (HBr, Cl<sub>2</sub>, C<sub>2</sub>F<sub>6</sub>) wird die Polysiliziumschicht rückgeätzt, so daß die Gräben 6 bis an die Oberfläche des Sourcegebietes 4 mit Polysilizium gefüllt bleiben. Das unter der Fotolackmaske angeordnete Polysiliziumgebiet verbleibt dabei an der Oberfläche der beiden benachbarten Gräben 6, sowie dem zwischen beiden angeordneten Teil der SiaN4-Maske 5. Es entsteht auf diese Weise ein beide Gräben überdeckender Polysiliziumsteg 7 (s. Fig. 4).

Nach Entfernung der Fotolackmaske wird in einer thermischen Oxidation lokal das freiliegende Polysilizium oxidiert, wobei eine Isolationsstruktur 8 entsteht. Die Isolationsstruktur 8 umfaßt linsenförmige Elemente, die jeweils im oberen Bereich eines Grabens angeordnet sind. Diese linsenförmigen Elemente der Isolationsstruktur 8 überragen dabei den jeweiligen Graben seitlich. Die Länge des Überragens wird über die Dicke des linsenförmigen Elementes und damit über die Dauer der lokalen Oxidation eingestellt. An der Oberfläche des Polysiliziumsteges 7 umfaßt die Isolationsstruktur einen SiO<sub>2</sub>-Steg.

Unter Verwendung der Isolationsstruktur 8 als Ätzmaske werden Kontaktlöcher 9 gebildet, die bis in die Wanne 3 hineinreichen. Die Kontaktlöcher 9 durchtrennen dabei die Sourcegebiete 4. Die Ätzung erfolgt z. B. mit HBr, He, O2, NF3. Die Weite der Kontaktlöcher 9 wird über die Dicke der linsenförmigen Oxidstrukturen eingestellt.

Zur Verbesserung des Kontaktwiderstandes der Wanne 3 kann anschließend eine Kontaktlochimplantation mit Bor durchgeführt werden. Dabei wird in der Obersläche des Kontaktloches 9 die Borkonzentration in der Wanne 3 erhöht. Dieses führt auch zu einer Veränderung der p-Wannenstruktur, die sich auf das Schaltverhalten des Bauelementes günstig auswirkt.

Mit einer weiteren Fototechnik (nicht dargestellt) wird oberhalb des Polysiliziumsteges 7 ein weiteres Kontaktloch 10 zu dem Polysiliziumsteg 7 geöffnet (s. 5 Fig. 7).

Schließlich werden in den Kontaktlöchern 9 und in dem Kontaktloch 10 Metallisierungen 13 erzeugt. Die Metallisierungen 13 in den Kontaktlöchern 9 bilden einen Kontakt zwischen dem jeweiligen Sourcegebiet 4 und der Wanne 3. Sie bestehen z.B. aus Ti/TiN und Aluminium

Fig. 9 zeigt einen Ausschnitt aus einem MOS-Zellenfeld, das nach dem erfindungsgemäßen Verfahren hergestellt wurde. Solche Zellenfelder haben in typischen 15 Anwendungen 6,25 × 10<sup>6</sup> Elemente pro cm<sup>2</sup>. In dem Zellenfeld sind die Gräben Teil einer Grabenstruktur 91, die viereckige Flächenelemente definiert. Jedes der viereckigen Flächenelemente ist dabei vollständig von vier Gräben umgeben. Die Grabenstruktur 91 ist mit dotiertem Polysilizium aufgefüllt. Jedes der Flächenelemente umfaßt entlang der Kante der Grabenstruktur 91 ein Sourcegebiet 92. Auf der der Grabenstruktur 91 abgewandten Seite ist das Sourcegebiet 92 jeweils durch einen Kontakt 93 begrenzt, der ein Kontaktloch auffüllt. 25 Jedes der Flächenelemente nimmt eine MOS-Zelle auf.

#### Patentansprüche

- 1. Verfahren zur Herstellung von vertikalen MOS- 30 Transistoren,
  - bei dem in einem Substrat (1) aus Silizium dotierte Gebiete für Drain (11), Wanne (3) und Source (4) in vertikaler Reihenfolge gebildet werden.
  - bei dem unter Verwendung einer Si<sub>3</sub>N<sub>4</sub>-Maske (5) im wesentlichen senkrecht zur Oberstäche des Substrats (1) Gräben (6) geätzt werden, die Source (4) und Wanne (3) durchtrennen,
  - bei dem die Oberfläche der Gräben (6) mit einem Gatedielektrikum versehen wird und die Gräben (6) mit dotiertem Polysilizium aufgefüllt werden,
  - bei dem durch lokale Oxidation im oberen 45 Bereich der Gräben (6) jeweils Isolationsstrukturen (8) erzeugt werden, die das Polysilizium im jeweiligen Graben (6) jeweils vollständig bedecken und die den Graben (6) seitlich übertagen
  - bei dem nach Entfernen der Si<sub>3</sub>N<sub>4</sub>-Maske (5) unter Verwendung der Isolationsstruktur (8) als Ätzmaske jeweils zwischen benachbarten Gräben (6) ein Kontaktloch (9) geätzt wird, das bis in die Wanne (3) hineinreicht,
  - bei dem mindestens die Oberfläche der Kontaktlöcher (9) mit einer Metallisierung (13) zur Kontaktierung von Source und Wanne (3) versehen wird.
- 2. Verfahren nach Anspruch 1,
  - bei dem in dem Substrat (1) als Drain ein erstes dotiertes Gebiet (11) von einem ersten Leitfähigkeitstyp erzeugt wird,
  - bei dem oberhalb des ersten dotierten Gebietes (11) ein zweites dotiertes Gebiet (12) 65 vom ersten Leitfähigkeitstyp erzeugt wird, das eine geringere Dotierstoffkonzentration aufweist als das erste dotierte Gebiet (11).

- bei dem durch Implantation unter Verwendung einer Maske (2) oberhalb des zweiten Gebietes (12) ein drittes Gebiet (3) erzeugt wird, das von einem zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp dotiert ist und das die Wanne bildet,
- bei dem durch Implantation durch dieselbe Maske (2) oberhalb des dritten dotierten Gebietes 3) als Source ein viertes dotiertes Gebiet (4) vom ersten Leitfähigkeitstyp erzeugt wird, das eine größere Dotierstoffkonzentration als das zweite dotierte Gebiet (12) aufweist
- bei dem die Gräben (6) bis in das zweite dotierte Gebiet (12) hineinreichen.
- 3. Verfahren nach Anspruch 2, bei dem die Maske (2) für die Implantation aus SiO<sub>2</sub> gebildet wird.
- 4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Gräben (6) Teil einer zusammenhängenden Grabenstruktur sind, in der im wesentlichen parallel zur Oberfläche des Substrats verlaufende Gräben mit quer dazu verlaufenden Gräben rasterförmig angeordnet sind und viereckige oder sechsekkige Oberflächenelemente definieren.
- 5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Polysilizium in den Gräben (6) durch Abscheidung einer undotierten, konformen Polysiliziumschicht, die durch Ausdiffusion aus einer dotierten Phosphorglasschicht dotiert wird, und anschließendes Rückätzen der Polysiliziumschicht, wobei die Oberfläche der Si<sub>3</sub>N<sub>4</sub>-Maske (5) freigelegt wird, gebildet wird.
- 6. Verfahren nach Anspruch 5, bei dem vor dem Rückätzen der Polysiliziumschicht eine Fotolackmaske erzeugt wird, die ein zusammenhängendes Flächenelement der Polysiliziumschicht abdeckt, das sich über mindestens zwei benachbarte Gräben (6) erstreckt.
- 7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem vor dem Aufbringen der Metallisierung (13) in die Oberfläche der Kontaktlöcher (9) Dotierstoff vom zweiten Leitfähigkeitstyp eingebracht wird.
- 8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem die Kontaktlöcher (9) mit der Metallisierung (13) vollständig aufgefüllt werden.
- 9. Verfahren nach einem der Ansprüche 1 bis 8,
   bei dem das Draingebiet als vergrabene
  - Schicht im Substrat erzeugt wird,


    bei dem seitlich von Source und Wanne ein
    tiefreichendes Anschlußgebiet zur Kontaktierung des Draingebietes von der Obersläche


des Substrats her gebildet wird.


10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem nach der Fertigstellung der Kontaktlöcher (9) zwischen benachbarten Gräben (6) in der Isolationsstruktur (8) ein weiteres Kontaktloch (10) zu dem Polysilizium in den Gräben (6) geöffnet wird.

Hierzu 4 Seite(n) Zeichnungen


Nummer: DE 43 00 808 C1
Int. Cl.<sup>5</sup>: H 01 L 21/338
Veröffentlichungstag: 23. Dezember 1993










Nummer: DE 43 00 808 C1
Int. Cl.<sup>8</sup>: H 01 L 21/338
Veröffentlichungstag: 23. Dezember 1993








Nummer: DE 43 00 808 C1
Int. Cl.<sup>5</sup>: H 01 L 21/338
Veröffentlichungstag: 23. Dezember 1993






ZEICHNUNGEN SEITE 4

Nummer: DE 43 00 806 C1
Int. Cl.<sup>5</sup>: H 01 L 21/336
Veröffentlichungstag: 23. Dezember 1993

FIG 9



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.